Diseño e implementación de plataforma aceleradora de cálculos de percolación, utilizando FPGAs

Autor: This email address is being protected from spambots. You need JavaScript enabled to view it.
Director: Mg. Ing. Mauricio Palavecino
Fecha: 13/12/2019
Resumen:
El presente trabajo basa su realización en la búsqueda de mejora y actualización de una plataforma preexistente de simulaciones, la cual funda su desarrollo en la teoría de redes de percolación. La finalidad del presente trabajo es poder obtener una plataforma de simulación intuitiva y fácil de utilizar para un usuario sin conocimientos en electrónica, así como también, la aportación con nuevos diseños al repertorio existente de circuitos de simulación de redes de percolación, actualización del hardware utilizado, y más. Para ello se ha implementado un servidor web dentro del dispositivo (FPGA) que realiza las simulaciones. Este servidor da soporte a una página web la cual puede ser accedida desde un navegador a través de la red local de computadoras vía Ethernet.